

Lab1: 二进制和 BCD 码相互转换并显式

实验介绍

本实验通过使用 Vivado 软件，实现二进制转换 BCD 和 BCD 转换二进制的 SystemVerilog 设计，并通过 Basys3 的 7 段 LED 显示结果。

实验目标

学习 14 位二进制转换 BCD 码和 BCD 转 14 位二进制的 SystemVerilog 实现，并通过 Vivado 软件进行 IP 封装、IP 管理和原理图输入设计，并最终显式结果。

本实验设计是课程最终 risc-v 计算器的输入和输出模块，处理十进制 0-9999 和 14 位二进制的相互转换功能。

实验步骤

1. 编写 16 比特 BCD 码到 14 位二进制转换模块的 SystemVerilog 代码,BCD2bin.sv, 输入 bcd3[3:0], bcd2[3:0], bcd1[3:0], bcd0[3:0], 分别对应千、百、十、个位。输出 bin[13:0]。
2. 修改 display_7seg_x4.sv 文件，如果输入不是 BCD 码，输出“E”字符，在 case 结构的 default 部分实现。
3. 要求所有模块名或变量名，以<命名>_<姓名拼音缩写>形式，如 bcd0_td。
4. 根据《DDCA Vivado IP 集成设计教程》，学习 IP 封装、IP 管理和原理图输入的方法。形成包括 clk_div、display_7seg_x4、bin2BCD 等模块 IP 封装并构造 IP 库<姓名缩写>_IP，学会分线器 IP（Slice）的使用。
5. 将第一步编写的 BCD2bin.sv 生成 IP 封装并加入 IP 库中。
6. 在 Vivado 中建立工程文件 BCD_<姓名缩写>，采用原理图设计方法，输入如下图所示的设计。综合、实现、生成 bit 文件，对 Basys3 FPGA 板编程并演示。
7. 建立个人实验目录 ddca_lab_<姓名缩写>，所有工程文件建立在改目录下。每次实验压缩打包该目录，ddca_lab_<姓名缩写>-lab1.zip，通过教学网提交。

